Accueil > Activités > Projets R&D > Mont-Blanc

Projets R&D

 

European Approach Towards Energy Efficient High Performance

      

Janvier 2017 : Phase 3 du projet Mont-Blanc

Toutes les phases du projet Mont-Blanc partagent la même vision : développer une approche européenne de l’échelle exaflopique en s’appuyant sur des technologies embarquées économiques et éco-énergétiques.

Le résultat principal du projet est le déploiement de plate- formes de calcul à base de processeurs ARM mettant en œuvre une architecture ARM pour le HPC, afin de donner un coup d’accélérateur au développement des logiciels système correspondants, et de tester à l’échelle des applications scientifiques réelles.

Sur la base de l’expérience acquise au travers du dévelop- pement de diverses plateformes depuis 2011 en mettant en œuvre une approche de co-design, la phase 3 actuelle du projet Mont-Blanc ambitionne désormais de définir l’architecture d’un nœud de calcul de classe exascale reposant sur l’architecture ARM, et capable d’être fabriqué à une échelle industrielle.

Octobre 2015 - Le projet européen Mont-Blanc prend un nouvel élan pour son ascension vers l’Exascale

La troisième phase du projet Mont-Blanc rassemble un nouveau groupe de partenaires, comprenant à la fois des industriels fournisseurs de technologies et des centres de recherche académiques issus de 6 pays européens, dans le but de concevoir des solutions HPC à forte efficacité énergétique

En octobre 2011, le consortium Mont-Blanc lançait la première phase d’un projet visant à explorer des alternatives à haute efficacité énergétique par rapport aux supercalculateurs existants, basées sur des processeurs mobiles à basse consommation, avec l’ambition de définir les futurs standards HPC pour l’ère Exascale. Quatre ans plus tard, le projet Mont-Blanc a donné naissance à un prototype entièrement fonctionnel, qui a permis aux partenaires du projet de démontrer la viabilité du recours à des technologies embarquées standards et européennes pour le calcul haute performance. Le projet a également permis de définir un jeu d’outils de développement et de porter des applications scientifiques réelles dans ce nouvel environnement. Plus généralement, le projet a donné une bonne visibilité au concept consistant à recourir à des technologies mobiles pour le HPC.

Aujourd’hui, l’efficacité énergétique est plus que jamais le premier défi que doivent relever les futurs systèmes exascale, ce qui confirme la pertinence de l’approche Mont-Blanc. L’objectif de la troisième phase du projet Mont-Blanc est de tirer parti des enseignements des première et deuxième phases de l’initiative. Le projet continuera à avoir une approche holistique, prenant en compte tout à la fois le matériel, le système d’exploitation et les outils, ainsi que les applications, avec pour objectif de :

  • définir l’architecture d’un nœud de calcul de classe Exascale basé sur l’architecture ARM, et qui puisse être fabriqué à l’échelle industrielle ;

  • évaluer les différentes options pour atteindre une efficacité de calcul optimale ;

  • développer l’écosystème logiciel correspondant afin de faciliter l’adoption des solutions ARM par le marché.

La troisième phase du projet Mont-Blanc est coordonnée par Bull, la marque Atos dédiée aux produits et logiciels de technologies, et possède un budget de 7,9 millions d’euros, subventionné par la Commission Européenne dans le cadre du programme Horizon2020. Il a été officiellement lancé le 14 octobre à l’Université de Versailles Saint-Quentin-en-Yvelines avec une réunion de lancement qui a rassemblé des représentants de tous les partenaires.

On prévoit que d’ici à quelques années, les supercalculateurs atteindront une puissance du niveau de l’Exaflops (1018 opérations en virgule flottante par seconde), avec une enveloppe énergétique de 20MW. Ceci nécessite une multiplication par dix de l’efficacité énergétique, par rapport aux supercalculateurs actuels les plus efficaces. L’utilisation à large échelle des technologies actuelles ne suffira pas à atteindre cet objectif.

La consommation électrique est un obstacle majeur dans la course à l’exascale, et la voie explorée par Mont-Blanc est extrêmement prometteuse. Les puces pour appareils mobiles ont une consommation très faible, et les projets Mont-Blanc précédents ont prouvé qu’elles étaient capables de prendre en charge des tâches HPC, avec une faible perte de performance largement compensée par l’accroissement de l’efficacité énergétique. Nous sommes persuadés que les technologies mobiles standards peuvent être mises à profit pour le calcul scientifique, et qu’elles seront au cœur de certains des premiers supercalculateurs exascale » déclare Etienne Walter, nouveau coordinateur du projet Mont-Blanc 3.

La troisième phase du projet Mont-Blanc est gérée par un consortium purement européen qui comprend :

  • des industriels fournisseurs de technologies matérielles et logicielles : Bull, le constructeur HPC européen (France), ARM, le leader mondial des processeurs embarqués haute performance (Royaume Uni), et AVL, la plus grande entreprise indépendante au monde pour le développement, la simulation et les technologies de test des groupes moteurs (Autriche);

  • des centres de recherche et centres académiques dédiés au HPC : Barcelona Supercomputing Centre (Espagne), Institut Fédéral de Technologie de Zurich (Suisse), CNRS (CNRS/LIRMM - France), Université de Stuttgart (HLRS -Allemagne), Université de Cantabria (Espagne), Université de Graz (Autriche), Université de Versailles Saint Quentin (France).

Ce projet reçoit le soutien financier du Programme de Recherche et d’Innovation Horizon 2020 de l’Union Européenne sous le numéro d’agrément 671697.

 

Pour plus d’information :

Bull/Atos – Etienne Walter
Tel: +33 1 30 80 74 96 - Email

 

 
© TERATEC - Tous droits réservés - Mentions légales